Toggle navigation
Publikatsioonid
Profiilid
Uurimisrühmad
Registrid
Abi ja info
Switch to English
Intranet
Publikatsioonid
Profiilid
Uurimisrühmad
Registrid
Abi ja info
English
Intranet
Andmebaasid
Publikatsioonid
Otsing
Valitud kirjed
0
gate-level analysis (võtmesõna)
Kõikidelt väljadelt
Allika otsing
Autori otsing
Märksõna otsing
Pealkirja otsing
algab
sisaldab
täpne vaste
Kõikidelt väljadelt
Allika otsing
Autori otsing
Märksõna otsing
Pealkirja otsing
algab
sisaldab
täpne vaste
—
Kõikidelt väljadelt
Allika otsing
Autori otsing
Märksõna otsing
Pealkirja otsing
algab
sisaldab
täpne vaste
—
Kõikidelt väljadelt
Allika otsing
Autori otsing
Märksõna otsing
Pealkirja otsing
algab
sisaldab
täpne vaste
—
Kõikidelt väljadelt
Allika otsing
Autori otsing
Märksõna otsing
Pealkirja otsing
algab
sisaldab
täpne vaste
—
Lisa tingimus
Liitotsing
filter
Tühista
×
teaviku laadid
raamat
..
artikkel ajakirjas
..
artikkel ajalehes
..
artikkel kogumikus
..
dissertatsioon
..
Open Access
..
Teaduspublikatsioon
..
aasta
ilmumisaasta
Toon andmeid..
autor
Toon andmeid..
TTÜ struktuuriüksus
Toon andmeid..
märksõna
Toon andmeid..
seeria-sari
Toon andmeid..
tema kohta
Toon andmeid..
võtmesõna
Toon andmeid..
Tühista
Kirjeid leitud
3
Vaata veel..
(1/136)
Ekspordi
ekspordi kõik päringu tulemused
(3)
Salvesta TXT fail
Salvesta PDF fail
prindi
Märgitud kirjetega toimetamiseks ava
valitud kirjed
kuva
Bibliokirje
Lühikirje
reasta
autor kasvavalt
autor kahanevalt
ilmumisaasta kasvavalt
ilmumisaasta kahanevalt
pealkiri kasvavalt
pealkiri kahanevalt
1
artikkel kogumikus
A scalable technique to identify true critical paths in sequential circuits
Ubar, Raimund-Johannes
;
Kostin, Sergei
;
Jenihhin, Maksim
;
Raik, Jaan
Proceedings 2017 IEEE 20th International Symposium on Design and Diagnotics of Electronic Circuit & Systems(DDECS) : April 19-21, 2017, Dresden, Germany
2017
/
p. 152-157 : ill
https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7934553
artikkel kogumikus
2
artikkel ajakirjas EST
/
artikkel ajakirjas ENG
Fast identification of true critical paths in sequential circuits
Ubar, Raimund-Johannes
;
Kostin, Sergei
;
Jenihhin, Maksim
;
Raik, Jaan
;
Jürimägi, Lembit
Microelectronics reliability
2018
/
p. 252-261 : ill
https://doi.org/10.1016/j.microrel.2017.11.027
Journal metrics at Scopus
Article at Scopus
Journal metrics at WOS
Article at WOS
artikkel ajakirjas EST
/
artikkel ajakirjas ENG
3
artikkel kogumikus
Hierarchical timing-critical paths analysis in sequential circuits
Jürimägi, Lembit
;
Ubar, Raimund-Johannes
;
Jenihhin, Maksim
;
Raik, Jaan
;
Devadze, Sergei
;
Kostin, Sergei
2018 IEEE 28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS 2018) : 2 – 4 July 2018, Spain
2018
/
6 p. : ill
https://doi.org/10.1109/PATMOS.2018.8464176
artikkel kogumikus
Kirjeid leitud 3, kuvan
1 - 3
võtmesõna
136
1.
gate-level analysis
2.
gate-level circuit abstraction
3.
gate-level netlist
4.
register transfer and gate level simulation
5.
hierarchical two-level analysis
6.
system-level analysis
7.
logic level and high level BDDs
8.
Field Programmable Gate Array (FPGA)
9.
field programmable gate arrays
10.
field-programmable gate array
11.
Field-Programmable Gate Array (FPGA)
12.
field-programmable gate arrays
13.
FPGA (field-programmable gate array)
14.
GaTe
15.
gate and register transfer levels
16.
gate delay
17.
gate driver
18.
Gate Injection Transistor (GIT)
19.
Golden gate assembly
20.
insulated gate bipolar transistors
21.
insulated gate-commutated thyristors
22.
NBTI-critical gate
23.
Opal Kelly field programmable gate array (FPGA)
24.
absolute sea level
25.
airport level of service
26.
arousal level
27.
assurance level
28.
behaviour level test generation
29.
bi-level optimization
30.
CO2 level in classrooms
31.
CO2 level in classrooms and kindergartens
32.
confidence level
33.
country-level logistics
34.
customer compatibility level
35.
deep level
36.
deep level traps
37.
determination of the CO2 level
38.
digitalisation level
39.
distribution-level phasor measurement units (D-PMUs)
40.
exposure level
41.
extreme penetration level of non synchronous generation
42.
extreme water level
43.
graduate level
44.
high level DD (HLDD)
45.
high level synthesis
46.
high-level control fault model
47.
high-level control faults
48.
high-level decision diagram
49.
high-level decision diagrams
50.
high-level decision diagrams (HLDD) synthesis
51.
high-level expert group on AI
52.
high-level fault coverage
53.
high-level fault model
54.
high-level fault simulation
55.
high-level functional fault model
56.
High-Level Synthesis (HLS)
57.
high-level synthesis for test
58.
high-level test data generation
59.
improvement of safety level at enterprises
60.
improvement of safety level at SMEs
61.
level control
62.
level set
63.
level-crossing ADC
64.
level-crossing analog-to-digital converters
65.
level-crossing analogue-to-digital converters (ADC)
66.
logic level
67.
lower trophic level models
68.
low-level control system transportation
69.
low-level fault redundancy
70.
low-level radiation
71.
Low-level RF EMF
72.
macro-level industry influences
73.
mean sea level
74.
module level power electronics (MLPE)
75.
module-level power electronics (MLPE)
76.
multi-level governance
77.
multi-level inverter
78.
multi-level modeling
79.
multi-level perspective
80.
multi-level perspective of sustainability transitions
81.
multi-level selection and processing environment
82.
operational level (OL)
83.
Price level
84.
Process/Product Sigma Performance Level (PSPL)
85.
PV module level power electronics
86.
Register Transfer Level - RTL
87.
register transfer level modeling decision diagams
88.
register-transfer level
89.
relative sea level
90.
relative sea-level change
91.
RH level
92.
school-level policies
93.
sea level
94.
sea level rise
95.
sea level series
96.
sea level trend
97.
sea level: variations and mean
98.
sea-level
99.
sea-level changes
100.
sea-level equation
101.
Sea-level indicator
102.
sea-level prediction
103.
sea-level rise
104.
sea-level trend
105.
seven-level multilevel
106.
skin conductance level
107.
software level TMR
108.
steel-level bureaucracy
109.
strategic level decision makers
110.
system level hazards
111.
system level test
112.
system planning level
113.
system-level evaluation
114.
task-level uninterrupted presence
115.
three-level
116.
three-level inverter
117.
three-level neutral-point-clamped inverter
118.
three-level NPC inverter
119.
three-level T-type
120.
three-level T-type inverter
121.
three-level T-type quasi-impedance-source inverter (3L-T-type qZSI)
122.
three-level voltage inverter
123.
Tool Confidence Level
124.
top-level domain
125.
transaction-level modeling
126.
treatment level
127.
two-level inverter
128.
undergraduate level
129.
water level
130.
water level fluctuation
131.
water level measurements
132.
water level reconstruction
133.
water-level changes
134.
voltage level
135.
voltage level optimisation
136.
3-level T-type inverter
×
vaste
algab
lõpeb
sisaldab
reasta
Relevantsuse alusel
kasvavalt
kahanevalt
ilmumisaasta
autor
TTÜ struktuuriüksus
märksõna
seeria-sari
tema kohta
võtmesõna
Otsing
Valikud
0
ilmumisaasta
AND
OR
NOT
autor
AND
OR
NOT
TTÜ struktuuriüksus
AND
OR
NOT
märksõna
AND
OR
NOT
seeria-sari
AND
OR
NOT
tema kohta
AND
OR
NOT
võtmesõna
AND
OR
NOT