Comprehensive abstraction of VHDL RTL cores to ESL SystemC = Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks

author
Abrar, Syed Saif
supervisor
author supervisor
author supervisor
statement of authorship
Syed Saif Abrar ; [supervisors: Maksim Jenihhin, Jaan Raik]
type of dissertation
doktoritöö
university/scientific institution
Tallinna Tehnikaülikool
location of publication
Tallinn
publisher
TUT Press
year of publication
2016
pages
146 p. : ill
series
Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering = [Tallinna Tehnikaülikooli väitekirjad]. C, Informaatika ja süsteemitehnika ; 111
subject term
süsteemide projekteerimine
raalprojekteerimine
programmeerimiskeeled
SystemC (programmeerimiskeel)
kirjelduskeeled
VHDL (programmeerimiskeel)
elektroonika
subject of form
dissertatsioonid
ISSN
1406-4731
ISBN
978-9949-23-913-9
978-9949-23-914-6 (pdf)
notes
Includes bibliogr
Kättesaadav ka võrguteavikuna
Kokkuvõte eesti keeles, lk. 92-93
Autori CV inglise ja eesti keeles, lk. 139-140
Thesis (Ph.D. in Computer and Systems Engineering) : Tallinn University of Technology, 2016
url
http://www.ester.ee/record=b4564850*est
TalTech department
arvutitehnika instituut
language
inglise