Generation of tests for the localization of single gate design errors in combinational circuits using the stuck-at fault model
autor
Ubar, Raimund-Johannes
Borrione, Dominique
vastutusandmed
R.Ubar, D.Borrione
allikas
XI Brasilian Symposium on Integrated Circuit Design, September 30 - October 3, 1998, Rio de Janeiro, Brazil : proceedings
ilmumiskoht
Los Alamitos
kirjastus/väljaandja
IEEE Computer Society
ilmumisaasta
1998
leheküljed
p. 51-54
leitav
https://ieeexplore.ieee.org/document/715409
märksõna
elektriahelad
testimine
rikked
diagnostika (tehnika)
otsustusdiagrammid
ISBN
0-8186-8704-5
märkused
Bibl. 9 ref
keel
inglise