prindi

An iterative approach to test time minimization for parallel hybrid BIST architectures

autor
Ubar, Raimund-Johannes
Jenihhin, Maksim
Jervan, Gert
Peng, Z.
vastutusandmed
R. Ubar, M. Jenihhin, G. Jervan, Z. Peng
allikas
System-on-Chip Conference 2004 : Bastad, Sweden
ilmumiskoht
[S.l.]
kirjastus/väljaandja
SOCWARE
ilmumisaasta
2004
leheküljed
p. ?
leitav
https://www.ida.liu.se/labs/eslab/publications/pap/db/latw04.pdf
märksõna
infotehnoloogia
testimine
keel
inglise
Ubar, R.-J., Jenihhin, M., Jervan, G., Peng, Z. An iterative approach to test time minimization for parallel hybrid BIST architectures // System-on-Chip Conference 2004 : Bastad, Sweden. [S.l.] : SOCWARE, 2004. p. ?. https://www.ida.liu.se/labs/eslab/publications/pap/db/latw04.pdf