Correct reuse of complex design units during high level synthesis : verification issues
autor
Dušina, Julia
vastutusandmed
J. Dushina, ... [et al.]
allikas
IEEE International High Level Design Validation and Test Workshop, Oakland, California, USA, November 15-16, 1996 : proceedings
ilmumiskoht
[S.l.]
ilmumisaasta
1996
märksõna
süntees
disain
verifikatsioon
keel
inglise