Fault simulation and code coverage analysis of RTL designs using high-level decision diagrams = Rikete simuleerimine ja koodikatte analüüs register-siirde tasemel kasutades kõrgtaseme otsustusdiagramme

autor
Reinsalu, Uljana
juhendaja
autor juhendaja
autor juhendaja
autor juhendaja
vastutusandmed
Uljana Reinsalu ; [supervisors: Peeter Ellervee, Jaan Raik, Aleksander Sudnitsõn]
dissertatsiooni liik
doktoritöö
ülikool/teadusasutus
Tallinna Tehnikaülikool
ilmumiskoht
Tallinn
kirjastus/väljaandja
TUT Press
ilmumisaasta
2013
leheküljed
145 p. : ill
seeria-sari
Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering, ISSN 1406-4731 ; 86
märksõna
digitaaltehnika
riistvara
testimine
kompuutersimulatsioon
verifikatsioon
otsustusdiagrammid
vormimärksõna
dissertatsioonid
ISSN
1406-4731
ISBN
978-9949-23-476-9
978-9949-23-477-6 (pdf)
märkused
Includes bibliogr
Thesis (Ph.D. in Computer and Systems Engineering) : Tallinn University of Technology, 2013
Autori CV inglise ja eesti keeles, lk. 137-140
Ka eestikeelse tiitellehega
Kokkuvõte eesti keeles, lk. 9
leitav
https://www.ester.ee/record=b2963595*est
TTÜ struktuuriüksus
arvutitehnika instituut
keel
inglise