Translating Common Security Assertions Across Processor Designs : A RISC-V Case Study
autor
Imtiaz, Sharjeel
Reinsalu, Uljana
Ghasempouri, Tara
vastutusandmed
Sharjeel Imtiaz, Uljana Reinsalu, Tara Ghasempouri
allikas
2025 IEEE International Symposium on Circuits and Systems (ISCAS)
kirjastus/väljaandja
IEEE
ilmumisaasta
2025
leheküljed
5 p
konverentsi nimetus, aeg
IEEE International Symposium on Circuits and Systems (ISCAS), 25-28 May 2025
konverentsi toimumispaik
London, United Kingdom
leitav
https://doi.org/10.1109/ISCAS56072.2025.11043977
märksõna
turvalisus
protsessorid
pahavara
võtmesõna
Security Verification
Security Assertion
RISC-V Processor
Hardware Trojan
Register-Transfer Level (RTL)
ISSN
2158-1525
ISBN
9798350356830
teaduspublikatsioon
teaduspublikatsioon
klassifikaator
3.1
TTÜ struktuuriüksus
Department of Computer Systems
Arvutisüsteemide instituut
keel
Estonian,English
Eesti,Inglise