Model reduction in VLSI circuit design

autor
Rogoza, V.S.
vastutusandmed
Rogoza V.S
ilmumiskoht
Tallinn
ilmumisaasta
leheküljed
p. 113-119: ill
märkused
Bibl. 6 ref
retsensioon
Kokkuvõte: Mudelite redutseerimine suure integratsiooniastmega ahelate disaini puhul
keel
inglise