prindi

Minimization of the high-level fault model for microprocessor control parts [Online resource]

autor
Ubar, Raimund-Johannes
Oyeniran, Adeboye Stephen
Medaiyese, Olusiji
vastutusandmed
Raimund Ubar, Adeboye Stephen Oyeniran, Olusiji Medaiyese
allikas
BEC 2018 : 2018 16th Biennial Baltic Electronics Conference (BEC) : proceedings of the 16th Biennial Baltic Electronics Conference, October 8-10, 2018
kirjastus/väljaandja
IEEE
ilmumisaasta
2018
leheküljed
4 p.: ill
konverentsi nimetus, aeg
16th Biennial Baltic Electronics Conference (BEC), October 8-10, 2018
konverentsi toimumispaik
Tallinn, Estonia
leitav
https://doi.org/10.1109/BEC.2018.8600980
märksõna
mikroprotsessorid
testimine
rikked
tarkvara
algoritmid
võtmesõna
microprocessor testing
fault modeling
high-level decision diagrams
greedy and branch & bound algorithms
ISSN
1736-3705
ISBN
978-1-5386-7313-3
märkused
Bibliogr.: 16 ref
TTÜ struktuuriüksus
arvutisüsteemide instituut
keel
inglise
Uurimisrühm
Töökindla arvutusriistvara keskus (TARK)
Usaldusväärsete arvutisüsteemide keskus
Ubar, R., Oyeniran, A.S., Medaiyese, O. Minimization of the high-level fault model for microprocessor control parts [Online resource] // BEC 2018 : 2018 16th Biennial Baltic Electronics Conference (BEC) : proceedings of the 16th Biennial Baltic Electronics Conference, October 8-10, 2018. : IEEE, 2018. 4 p.: ill. https://doi.org/10.1109/BEC.2018.8600980