

Approaches to extra-functional verification of security and reliability aspects in hardware designs = Riistvaraprojektide turva- ja töökindlusaspektide ekstra funktsionaalse verifitseerimise lähenemisviisid

Lai, Xinhui 2022 <https://doi.org/10.23658/taltech.29/2022> <https://digikogu.taltech.ee/et/item/cff1aeb9-b0b2-49ce-b81a-bfb9dc25fd56>
https://www.esther.ee/record=b5502807*est

Assessment of electroencephalographic measures applied in the detection of depression = Depressiooni avastamiseks kasutatavate elektroentsefalograafilise signaali mõõdikute analüüs

Päeske, Laura 2021 https://www.esther.ee/record=b5411747*est <https://digikogu.taltech.ee/et/item/44751b09-b47f-4757-847f-dd0f1d39b91b>
<https://doi.org/10.23658/taltech.17/2021>

Comprehensive abstraction of VHDL RTL cores to ESL SystemC = Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks

Abrar, Syed Saif 2016 http://www.esther.ee/record=b4564850*est

Constraints solving based hierarchical test generation for synchronous sequential circuits = Kitsenduste lahendamisel baseeruv hierarhiline testigenereerimine sünkroonsetele järjestikskeemidele

Vilukas, Taavi 2012 https://www.esther.ee/record=b2888278*est

Cost-effective concurrent hardware checkers for network on chip based system on chip = Kulutõhusad süsteemiga paralleelsed rikkemonitorid kiipvõrkudel põhinevatele kiipsüsteemidele

Hariharan, Ranganathan 2019 <https://digi.lib.ttu.ee/i/?12854>

Cross-layer dependability management in network on chip based system on chip = Kiipvõrkudel põhinevate süsteemide kihtideülene usaldatavuse haldus

Azad, Siavoosh Payandeh 2018 <https://digi.lib.ttu.ee/i/?9948>

Data-driven fault-resilient cross-layer sensor network architecture = Andmepõhine törkekindel kihtideülene sensorvõrgu arhitektuur

Vihman, Lauri 2024 https://www.esther.ee/record=b5657135*est <https://digikogu.taltech.ee/et/item/00a93258-dc0f-4a4d-822f-099fff757224>
<https://doi.org/10.23658/taltech.7/2024>

Dependability improvements of NoC-based systems = Töökindluse parandamine kiipvõrkudel põhinevates süsteemides

Niazmand, Behrad 2018 <https://digi.lib.ttu.ee/i/?9879>

DfT-based external test and diagnosis of mesh-like networks on chips = Testitavusel põhinev välise testi ja diagnoosi meetod kahemõõtmelistele kiipvõrkudele

Govind, Vineeth 2009 <https://digi.lib.ttu.ee/i/?454> https://www.esther.ee/record=b2539211*est

Fault simulation and code coverage analysis of RTL designs using high-level decision diagrams = Rikete simuleerimine ja koodikatte analüüs register-siirde tasemel kasutades körgtaseme otsustusdiagramme

Reinsalu, Uljana 2013 https://www.esther.ee/record=b2963595*est

Formal verification and error correction on high-level decision diagrams = Formaalne verifitseerimine ja vigade parandamine körgtasemelistel otsustusdiagrammidel

Karputkin, Anton 2012

Hardware modeling for design verification and debug = Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks

Tšepurov, Anton 2013 https://www.esther.ee/record=b2963501*est

Hierarchical test pattern generation and untestability identification techniques for synchronous sequential circuits = Hierarhilised testintegreerimise ja mittetestitavuse identifitseerimise meetodid sünkroonsetele järjestikskeemidele

Rannaste, Anna 2010 https://www.esther.ee/record=b2637391*est

Methods for improving the accuracy and efficiency of fault simulation in digital systems = Meetodid digitaalsüsteemide rikete simuleerimise täpsuse ja efektiivsuse tõstmiseks

Kõusaar, Jaak 2019 <https://digi.lib.ttu.ee/i/?11667>

Mutation-based verification and error correction in high-level designs = Mutatsioonidel põhinev verifitseerimine ja vigade parandamine körgtaseme skeemides

Hantson, Hanno 2015 https://www.esther.ee/record=b4518212*est

Novel Neural Network accelerator architectures for FPGAs = Uudsed närvivõrkude kiirendite arhitektuurid FPGAdale

Kerner, Madis 2024 https://www.esther.ee/record=b5675484*est <https://digikogu.taltech.ee/et/item/3568fe35-19c3-43e6-9525-73c79371ab13>
<https://doi.org/10.23658/taltech.16/2024>

Simulation-based hardware verification with high-level decision diagrams = Simuleerimisel põhinev riistvara verifitseerimine kõrgtaseme otsustusdiagrammidel
Jenihhin, Maksim 2008 https://www.esther.ee/record=b2431332*est

Techniques for robust routing, communication and computation in multiprocessor systems = Robustse marsruutimise, side ja arvutuse tehnikad mitmeprotsessorilistes süsteemides
Janson, Karl 2021 https://www.esther.ee/record=b5396084*est <https://digikogu.taltech.ee/et/item/c9091d5c-dcd8-4b21-95a7-84ead85241e6>
<https://doi.org/10.23658/taltech.3/2021>