Numerical scaling and speed-pover-optimization of polysilicon transistors & circuits

vastutusandmed
Bubennikov A
ilmumiskoht
Tallinn
ilmumisaasta
leheküljed
p. 41-46: ill
märkused
Bibl. 10 ref
retsensioon
Kokkuvõte: Polüränitransistoride ja -lülituste numbriline skaleerimine ning nende toimekiiruse ja võimsuse optimiseerimine
keel
inglise
Bubennikov, A. Numerical scaling and speed-pover-optimization of polysilicon transistors & circuits // Automation, simulation & measurement : ASM'91 : 3rd biennal conference, Tallinn, October 7-11, 1991. Section S / Tallinn Technical University. Tallinn, 1992. p. 41-46: ill.