Comprehensive abstraction of VHDL RTL cores to ESL SystemC = Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks
autor
juhendaja
vastutusandmed
Syed Saif Abrar ; [supervisors: Maksim Jenihhin, Jaan Raik]
dissertatsiooni liik
doktoritöö
ülikool/teadusasutus
Tallinna Tehnikaülikool
ilmumiskoht
Tallinn
kirjastus/väljaandja
ilmumisaasta
leheküljed
146 p. : ill
seeria-sari
Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering = [Tallinna Tehnikaülikooli väitekirjad]. C, Informaatika ja süsteemitehnika ; 111
märksõna
vormimärksõna
ISSN
1406-4731
ISBN
978-9949-23-913-9
978-9949-23-914-6 (pdf)
märkused
Includes bibliogr
Kättesaadav ka võrguteavikuna
Kokkuvõte eesti keeles, lk. 92-93
Autori CV inglise ja eesti keeles, lk. 139-140
Thesis (Ph.D. in Computer and Systems Engineering) : Tallinn University of Technology, 2016
TTÜ struktuuriüksus
keel
inglise
Abrar, S.S. Comprehensive abstraction of VHDL RTL cores to ESL SystemC = Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks. Tallinn : TUT Press, 2016. 146 p. : ill. (Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering = [Tallinna Tehnikaülikooli väitekirjad]. C, Informaatika ja süsteemitehnika ; 111).