Ghasempouri, T., Raik, J., Paul, K., Reinbrecht, C., Hamdioui, S., ‪Taouil‬, M.

prindi

Verifying cache architecture vulnerabilities using a formal security verification flow

autor

Ghasempouri, Tara

Raik, Jaan

Paul, Kolin

Reinbrecht, Cezar

Hamdioui, Said

Taouil, Mottaqiallah

vastutusandmed

Tara Ghasempouri, Jaan Raik, Kolin Paul, Cezar Reinbrecht, Said Hamdioui, Mottaqiallah ‪Taouil‬

allikas

Microelectronics reliability

kirjastus/väljaandja

Elsevier

ajakirja aastakäik number kuu

vol. 119

ilmumisaasta

2021

leheküljed

art. 114085

leitav

https://doi.org/10.1016/j.microrel.2021.114085

märksõna

turvaelemendid

rünnakud

informaatika

võtmesõna

side-channel attacks

security verification

cache attacks

cache security

formal verification

ISSN

0026-2714

märkused

Bibliogr.: 65 ref

teaduspublikatsioon

klassifikaator

1.1

Scopus

Journal metrics at Scopus

Article at Scopus

WOS

Journal metrics at WOS

Article at WOS

kategooria (üld)

Tehnika

Füüsika ja astronoomia

Materjaliteadus

kategooria (alam)

Tehnika. Ohutus, risk, töökindlus ja kvaliteet

Tehnika. Elektri- ja elektroonikatehnika

Füüsika ja astronoomia. Kondenseeritud aine füüsika

Materjaliteadus. Pinnad, kattted ja kiled

Füüsika ja astronoomia. Aatomi- ja molekulaarfüüsika ning optika

Materjaliteadus. Elektroonilised, optilised ja magnetilised materjalid

kvartiil

TTÜ struktuuriüksus

arvutisüsteemide instituut

keel

inglise

Uurimisrühm

Usaldusväärsete arvutisüsteemide keskus

Ghasempouri, T., Raik, J., Paul, K., Reinbrecht, C., Hamdioui, S., ‪Taouil‬, M. Verifying cache architecture vulnerabilities using a formal security verification flow // Microelectronics reliability (2021) vol. 119, art. 114085. https://doi.org/10.1016/j.microrel.2021.114085