compact view print

Анализ полноты тестов для цифровых схем на модели альтернативных графов

author
Kitsnik, Peeter
statement of authorship
П.А. Китсник
source
Синтез и диагностика цифровых устройств и систем
location of publication
Таллин
publisher
Таллинский политехнический институт
year of publication
1982
pages
с. 39-51 : илл
series
Tallinna Polütehnilise Instituudi toimetised = Труды Таллинского политехнического института ; 530
Электротехника и автоматика ; 19
series variant title
TPI Toimetised ; 530
Труды ТПИ ; 530
url
https://www.ester.ee/record=b1328194*est
https://digikogu.taltech.ee/et/Item/febd586e-d7fa-4fbd-bf41-40576a75f94b
subject term
graafid
mudelid
digitaalelektroonika
testid
analüüs
TalTech subject term
Tallinna Tehnikaülikooli toimetised
ISSN
0136-3549
0134-3823
notes
Библиогр. : 7 назв
Summary: test completness analysis for digital circuits using alternative graph model
scientific publication
teaduspublikatsioon
classifier
3.2
TalTech department
elektronarvutite kateeder
language
vene
Китсник, П.А. Анализ полноты тестов для цифровых схем на модели альтернативных графов // Синтез и диагностика цифровых устройств и систем. Таллин : Таллинский политехнический институт, 1982. с. 39-51 : илл. (Tallinna Polütehnilise Instituudi toimetised = Труды Таллинского политехнического института ; 530, Электротехника и автоматика ; 19). https://www.ester.ee/record=b1328194*est https://digikogu.taltech.ee/et/Item/febd586e-d7fa-4fbd-bf41-40576a75f94b