Settling time minimization in PLL frequency synthesizers
autor
Min, Mart
Männama, Vello
Paavle, Toivo
vastutusandmed
Mart Min, Vello Männama and Toivo Paavle
allikas
ICCSC'02 : 1st IEEE International Conference on Circuits and Systems for Communications, 26-28 June, 2002, St.Petersburg, Russia : proceedings
ilmumiskoht
Saint-Petersburg
kirjastus/väljaandja
St.Petersburg State Polytechnic University
ilmumisaasta
2002
leheküljed
p. 366-369 : ill
leitav
https://ieeexplore.ieee.org/document/1029117
märksõna
sidekanalid
sagedusmuundurid
optimeerimine
parameetrid
ISBN
5-7422-0260-1
märkused
Bibliogr.: 8 ref
keel
inglise