

**Constraint-based hierarchical untestability identification for synchronous sequential circuits**  
**Raik, Jaan; Rannaste, Anna; Jenihhin, Maksim; Viilukas, Taavi; Ubar, Raimund-Johannes; Fujiwara, Hideo** Sixteenth IEEE European Test Symposium : 23-27 May 2011, Trondheim 2011 / p. 147-152

**Constraint-based hierarchical untestability identification for synchronous sequential circuits**  
**Viilukas, Taavi; Raik, Jaan; Ubar, Raimund-Johannes; Rannaste, Anna; Jenihhin, Maksim; Fujiwara, Hideo** Info- ja kommunikatsioonitehnoloogia doktorikooli IKTDK viienda aastakonverentsi artiklite kogumik : 25.-26. novembril 2011, Neljärve 2011 / p. 139-142 : ill

**Hierarchical test pattern generation and untestability identification techniques for synchronous sequential circuits = Hierarhilised testintegreerimise ja mittetestitavuse identifitseerimise meetodid sünkroonsetele järjestikskeemidele**  
**Rannaste, Anna** 2010 [https://www.esther.ee/record=b2637391\\*est](https://www.esther.ee/record=b2637391*est)

**Hierarhilisest testigenereerimisest ja mittetestitavuse analüüsist**  
**Rannaste, Anna A & A** 2010 / 4, lk. 38-39 [https://artiklid.elnet.ee/record=b2286481\\*est](https://artiklid.elnet.ee/record=b2286481*est)