Fault simulation and code coverage analysis of RTL designs using high-level decision diagrams = Rikete simuleerimine ja koodikatte analüüs register-siirde tasemel kasutades kõrgtaseme otsustusdiagramme
author
Reinsalu, Uljana
supervisor
Ellervee, Peeter
author
supervisor
Raik, Jaan
author
supervisor
Sudnitsõn, Aleksander
author
supervisor
statement of authorship
Uljana Reinsalu ; [supervisors: Peeter Ellervee, Jaan Raik, Aleksander Sudnitsõn]
type of dissertation
doktoritöö
university/scientific institution
Tallinna Tehnikaülikool
location of publication
Tallinn
publisher
TUT Press
year of publication
2013
pages
145 p. : ill
series
Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering, ISSN 1406-4731 ; 86
subject term
digitaaltehnika
riistvara
testimine
kompuutersimulatsioon
verifikatsioon
otsustusdiagrammid
subject of form
dissertatsioonid
ISSN
1406-4731
ISBN
978-9949-23-476-9
978-9949-23-477-6 (pdf)
notes
Includes bibliogr
Thesis (Ph.D. in Computer and Systems Engineering) : Tallinn University of Technology, 2013
Autori CV inglise ja eesti keeles, lk. 137-140
Ka eestikeelse tiitellehega
Kokkuvõte eesti keeles, lk. 9
url
https://www.ester.ee/record=b2963595*est
TTÜ department
arvutitehnika instituut
language
inglise