Model reduction in VLSI circuit design
author
Rogoza, V.S.
statement of authorship
Rogoza V.S
source
Automation, simulation & measurement : 3rd biennal conference : Tallinn, Estonia, October 7-11, 1991. Section S, Simulation = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents / Tallinna Tehnikaülikool
location of publication
Tallinn
publisher
Tallinna Tehnikaülikool
year of publication
1992
pages
p. 113-119: ill
conference name, date
Automation, simulation & measurement : 3rd biennal conference, October 7-11, 1991 = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents
conference location
Tallinn
url
https://www.ester.ee/record=b1064031*est
subject term
elektriahelad
diferentsiaalvõrrandid
võrrandisüsteemid
arvutusmeetodid
notes
Bibl.: 6 ref
Kokkuvõte: Mudelite redutseerimine suure integratsiooniastmega ahelate disaini puhul
language
inglise