Model reduction in VLSI circuit design
autor
Rogoza, V.S.
vastutusandmed
Rogoza V.S
ilmumiskoht
Tallinn
kirjastus/väljaandja
ilmumisaasta
leheküljed
p. 113-119: ill
konverentsi nimetus, aeg
Automation, simulation & measurement : 3rd biennal conference, October 7-11, 1991 = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents
konverentsi toimumispaik
Tallinn
märkused
Bibl.: 6 ref
Kokkuvõte: Mudelite redutseerimine suure integratsiooniastmega ahelate disaini puhul
keel
inglise
Rogoza, V.S. Model reduction in VLSI circuit design // Automation, simulation & measurement : 3rd biennal conference : Tallinn, Estonia, October 7-11, 1991. Section S, Simulation = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents / Tallinna Tehnikaülikool. Tallinn : Tallinna Tehnikaülikool, 1992. p. 113-119: ill.