Patankar, U., Koel, A., Patankar, S., Flores, M. E.

prindi

Area efficient hexadecimal divider circuit implementation based on USP-awadhoot division algorithm

autor

Patankar, Udayan Sunil

Koel, Ants

Patankar, Sunil M.

Flores, Miguel E.

vastutusandmed

Udayan Patankar, Ants Koel, Sunil Patankar, Miguel E. Flores

allikas

IEEE International Conference on Engineering, Technology and Innovation (ICE/ITMC)

kirjastus/väljaandja

IEEE

ilmumisaasta

2021

leheküljed

p. 1-8

konverentsi nimetus, aeg

IEEE International Conference on Engineering, Technology and Innovation (ICE/ITMC), 21-23 June 2021

konverentsi toimumispaik

Cardiff, United Kingdom

leitav

https://doi.org/10.1109/ICE/ITMC52061.2021.9570263

märksõna

arvutusmasinad

mõõteriistad

prognostika

algoritmid

elektroonikamaterjalid

võtmesõna

approximate computing

dividers

functional iteration

prediction

FPGA

SRT

ISSN

2693-8855

ISBN

978-1-6654-4963-2

teaduspublikatsioon

klassifikaator

3.1

TTÜ struktuuriüksus

Thomas Johann Seebecki elektroonikainstituut

keel

inglise

Uurimisrühm

Kognitiivelektroonika kiiplaborite uurimisgrupp

Kognitroonika teaduslabor

Patankar, U., Koel, A., Patankar, S., Flores, M. E. Area efficient hexadecimal divider circuit implementation based on USP-awadhoot division algorithm // IEEE International Conference on Engineering, Technology and Innovation (ICE/ITMC). : IEEE, 2021. p. 1-8. https://doi.org/10.1109/ICE/ITMC52061.2021.9570263