Translating Common Security Assertions Across Processor Designs : A RISC-V Case Study
autor
Imtiaz, Sharjeel
Reinsalu, Uljana
Ghasempouri, Tara
vastutusandmed
Sharjeel Imtiaz, Uljana Reinsalu, Tara Ghasempouri
allikas
2025 IEEE International Symposium on Circuits and Systems (ISCAS)
kirjastus/väljaandja
IEEE
ilmumisaasta
2025
leheküljed
5 p. : ill
konverentsi nimetus, aeg
IEEE International Symposium on Circuits and Systems (ISCAS), 25-28 May 2025
konverentsi toimumispaik
London, United Kingdom
leitav
https://doi.org/10.1109/ISCAS56072.2025.11043977
märksõna
turvalisus
protsessorid
pahavara
Scopus
https://www.scopus.com/sourceid/56190
https://www.scopus.com/pages/publications/105010581739?origin=resultslist
WOS
https://www.webofscience.com/wos/woscc/full-record/WOS:001537918204044
kategooria (üld)
Engineering
Tehnika
kategooria (alam)
Engineering. Electrical and electronic engineering
Tehnika. Elektri- ja elektroonikatehnika
võtmesõna
Security Verification
Security Assertion
RISC-V Processor
Hardware Trojan
Register-Transfer Level (RTL)
ISSN
2158-1525
ISBN
9798350356830
märkused
Bibliogr.: 27 ref
teaduspublikatsioon
teaduspublikatsioon
klassifikaator
3.1
TTÜ struktuuriüksus
Department of Computer Systems
Arvutisüsteemide instituut
keel
Estonian,English
Eesti,Inglise