prindi

Hierarchical temporal memory implementation on FPGA using LFSR based spatial pooler

autor
Kerner, Madis
Tammemäe, Kalle
vastutusandmed
Madis Kerner and Kalle Tammemae
allikas
Proceedings 2017 IEEE 20th International Symposium on Design and Diagnotics of Electronic Circuit & Systems(DDECS) : April 19-21, 2017, Dresden, Germany
ilmumiskoht
Piscataway
kirjastus/väljaandja
IEEE
ilmumisaasta
2017
leheküljed
p. 92-95
konverentsi nimetus, aeg
20th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, April 19-21, 2017
konverentsi toimumispaik
Dresden, Germany
leitav
https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7934553
märksõna
tarkvaraarendus
hierarhilised struktuurid
konverentsikogumikud
tagasisidega juhtimissüsteemid
ISSN
2473-2117
ISBN
978-1-5386-0471-7
märkused
Bibliogr.: 12 ref
TTÜ struktuuriüksus
arvutisüsteemide instituut
keel
inglise
Kerner, M. Tammemäe, K. Hierarchical temporal memory implementation on FPGA using LFSR based spatial pooler // Proceedings 2017 IEEE 20th International Symposium on Design and Diagnotics of Electronic Circuit & Systems(DDECS) : April 19-21, 2017, Dresden, Germany. Piscataway : IEEE, 2017. p. 92-95. https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7934553