Model reduction in VLSI circuit design
author
Rogoza, V.S.
statement of authorship
Rogoza V.S
location of publication
Tallinn
publisher
year of publication
pages
p. 113-119: ill
conference name, date
Automation, simulation & measurement : 3rd biennal conference, October 7-11, 1991 = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents
conference location
Tallinn
notes
Bibl.: 6 ref
Kokkuvõte: Mudelite redutseerimine suure integratsiooniastmega ahelate disaini puhul
language
inglise
Rogoza, V.S. Model reduction in VLSI circuit design // Automation, simulation & measurement : 3rd biennal conference : Tallinn, Estonia, October 7-11, 1991. Section S, Simulation = Automatiseerimine, modelleerimine ja mõõtmine : 3. rahvusvaheline konverents / Tallinna Tehnikaülikool. Tallinn : Tallinna Tehnikaülikool, 1992. p. 113-119: ill.