Exploiting high-level descriptions for circuits fault tolerance assessments
autor
Benso, A.
Prinetto, Paolo
Rebaudengo, M.
Sonza Reorda, Matteo
Raik, Jaan
Ubar, Raimund-Johannes
vastutusandmed
A.Benso, P.Prinetto, M.Rebaudengo, M.Sonza Reorda, J.Raik, R.Ubar
allikas
1997 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, Paris, October 20-22, 1997
ilmumiskoht
[S.l.]
kirjastus/väljaandja
IEEE
ilmumisaasta
1997
leheküljed
p. 212-216
leitav
https://ieeexplore.ieee.org/document/628327
märksõna
elektriahelad
rikked
avastamine
modelleerimine (teadus)
simulatsioon
keel
inglise