prindi

Processor vulnerability detection with the aid of assertions : RISC-V case study

autor
Heidari Iman, Mohammad Reza
Ahmadi-Pour, Sallar
Drechsler, Rolf
Ghasempouri, Tara
vastutusandmed
Mohammad Reza Heidari Iman, Sallar Ahmadi-Pour, Rolf Drechsler, Tara Ghasempouri
allikas
techrxiv.org
kirjastus/väljaandja
IEEE
ilmumisaasta
2024
leheküljed
p. 1-8 : ill
leitav
https://doi.org/10.36227/techrxiv.172101134.45466090/v1
märksõna
andmekaeve
verifikatsioon
protsessorid
riistvara
vormimärksõna
preprindid
võtmesõna
Automatic Security Verification
RISC-V Security Verification
Security Assertion Mining
Data Mining
märkused
Bibliogr.: 36 ref
teaduspublikatsioon
teaduspublikatsioon
klassifikaator
6.7
TTÜ struktuuriüksus
arvutisüsteemide instituut
keel
inglise
Heidari Iman, M.R., Ahmadi-Pour, S., Drechsler, R., Ghasempouri, T. Processor vulnerability detection with the aid of assertions : RISC-V case study // techrxiv.org (2024), p. 1-8 : ill. https://doi.org/10.36227/techrxiv.172101134.45466090/v1