A hybrid BIST architecture and its optimization for SoC testing
autor
Jervan, Gert
Peng, Zebo
Ubar, Raimund-Johannes
Kruus, Helena
vastutusandmed
Gert Jervan, Zebo Peng, Raimund Ubar, Helena Kruus
allikas
Proceedings of the 3rd International Symposium on Quality Electronic Design : ISQED 2002, March 18-21, 2002, San Jose, California
ilmumiskoht
Washington
kirjastus/väljaandja
IEEE Computer Society
ilmumisaasta
2002
leheküljed
p. 273-279 : ill
leitav
https://ieeexplore.ieee.org/document/996750
märksõna
arvuti arhitektuur
tarkvara
riistvara
testimine
optimeerimine
ISBN
0-7695-1561-4
märkused
Bibliogr.: 15 ref
keel
inglise