Translating Common Security Assertions Across Processor Designs : A RISC-V Case Study
autor
vastutusandmed
Sharjeel Imtiaz, Uljana Reinsalu, Tara Ghasempouri
allikas
2025 IEEE International Symposium on Circuits and Systems (ISCAS)
kirjastus/väljaandja
ilmumisaasta
leheküljed
5 p
konverentsi nimetus, aeg
IEEE International Symposium on Circuits and Systems (ISCAS), 25-28 May 2025
konverentsi toimumispaik
London, United Kingdom
ISSN
2158-1525
ISBN
9798350356830
teaduspublikatsioon
teaduspublikatsioon
TTÜ struktuuriüksus
keel
Eesti,Inglise
märksõna
võtmesõna
Security Assertion
RISC-V Processor
Register-Transfer Level (RTL)
klassifikaator
Imtiaz, S., Reinsalu, U., Ghasempouri, T. Translating Common Security Assertions Across Processor Designs : A RISC-V Case Study // 2025 IEEE International Symposium on Circuits and Systems (ISCAS). : IEEE, 2025. 5 p.