Otsing - TalTech teadusportaal

Settling time minimization in PLL frequency synthesizers (pealkiri)

—

—

Lisa tingimus Lihtotsing filter

Tühista

teaviku laadid

raamat ..

artikkel ajakirjas ..

artikkel ajalehes ..

artikkel kogumikus ..

dissertatsioon ..

Open Access ..

Teaduspublikatsioon ..

aasta

Toon andmeid..

Toon andmeid..

TTÜ struktuuriüksus

Toon andmeid..

Toon andmeid..

Toon andmeid..

Toon andmeid..

Toon andmeid..

Tühista

ekspordi kõik päringu tulemused (1)
Salvesta TXT fail

prindi
Märgitud kirjetega toimetamiseks ava valitud kirjed

kuva

reasta
1

artikkel kogumikus

Settling time minimization in PLL frequency synthesizersMin, Mart; Männama, Vello; Paavle, ToivoICCSC'02 : 1st IEEE International Conference on Circuits and Systems for Communications, 26-28 June, 2002, St.Petersburg, Russia : proceedings2002 / p. 366-369 : ill https://ieeexplore.ieee.org/document/1029117

artikkel kogumikus

Kirjeid leitud 1, kuvan 1 - 1