TalTech publikatsioonid
pealdis Azad, S.P., Niazmand, B., Janson, K., Raik, J., Jervan, G., Hollstein, T. et al.
TTÜ struktuuriüksus arvutis├╝steemide instituut
maakood us
keel inglise
autor Azad, Siavoosh Payandeh
Niazmand, Behrad
Janson, Karl
Kogge, Thilo
Raik, Jaan
Jervan, Gert
Hollstein, Thomas
pealkiri Comprehensive performance and robustness analysis of 2D turn models for network-on-chips
vastutusandmed Siavoosh Payandeh Azad, Behrad Niazmand, Karl Janson, Thilo Kogge, Jaan Raik, Gert Jervan, Thomas Hollstein
allikas 2017 IEEE International Symposium on Circuits and Systems (ISCAS)
ilmumiskoht Piscataway
kirjastus/väljaandja IEEE
ilmumisaasta 2017
leheküljed p. 1476-1479 : ill
konverentsi nimetus, aeg 50th IEEE International Symposium on Circuits and Systems, ISCAS 2017, 28.-31. May, 2017
konverentsi toimumispaik Baltimore, United States
märksõna kiipv├Árgud
marsruutimine
algoritmid
võtmesõna turn model
routing algorithm
robustness
minimal path
network-on-chip
ISSN 2379-447X
ISBN 978-1-4673-6852-0
märkused bibliogr.: 13 ref
url https://doi.org/10.1109/ISCAS.2017.8050634