Layout to logic defect analysis for hierarchical test generation
autor
Jenihhin, Maksim
Raik, Jaan
Ubar, Raimund-Johannes
Pleskacz, Witold A.
Rakowski, Michal
vastutusandmed
Maksim Jenihhin, Jaan Raik, Raimund Ubar, Witold A. Pleskacz, Michal Rakowski
allikas
Proceedings of the 2007 IEEE Workshop on Design and Diagnostic Circuits and Systems : April 11-13, 2007, Krakow, Poland
ilmumiskoht
[S.l.]
kirjastus/väljaandja
IEEE
ilmumisaasta
2007
leheküljed
p. 35-40 : ill
konverentsi nimetus, aeg
10th IEEE Workshop on Design and Diagnostic Circuits and Systems, April 11-13, 2007
konverentsi toimumispaik
Krakow, Poland
leitav
http://dx.doi.org/10.1109/DDECS.2007.4295251
märksõna
integraallülitused
lühis
märkused
Bibliogr.: 17 ref
TTÜ struktuuriüksus
arvutitehnika instituut
keel
inglise