prindi

Constraints solving based hierarchical test generation for synchronous sequential circuits = Kitsenduste lahendamisel baseeruv hierarhiline testigenereerimine sünkroonsetele järjestikskeemidele

autor
Viilukas, Taavi
juhendaja
autor juhendaja
vastutusandmed
Taavi Viilukas ; [supervisor: Jaan Raik]
dissertatsiooni liik
doktoritöö
ülikool/teadusasutus
Tallinna Tehnikaülikool
ilmumiskoht
Tallinn
kirjastus/väljaandja
TUT Press
ilmumisaasta
2012
leheküljed
150 p. : ill
seeria-sari
Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering, ISSN 1406-4731 ; 78
märksõna
testimine
raalteimimine
testid
digitaalintegraallülitused
vormimärksõna
dissertatsioonid
ISSN
1406-4731
ISBN
978-9949-23-383-0
978-9949-23-384-7 (pdf)
märkused
Includes bibliogr
Thesis (Ph.D. in Computer and System Engineering) : Tallinn University of Technology, 2012
Ka eestikeelse tiitellehega
Autori CV inglise ja eesti keeles, lk. 110-113
Annotatsioon eesti keeles, lk. 9-10
Kättesaadav ka võrguteavikuna
leitav
https://www.ester.ee/record=b2888278*est
TTÜ struktuuriüksus
arvutitehnika instituut
keel
inglise
Viilukas, T. Constraints solving based hierarchical test generation for synchronous sequential circuits = Kitsenduste lahendamisel baseeruv hierarhiline testigenereerimine sünkroonsetele järjestikskeemidele. Tallinn : TUT Press, 2012. 150 p. : ill. (Theses of Tallinn University of Technology. C, Thesis on informatics and system engineering, ISSN 1406-4731 ; 78). https://www.ester.ee/record=b2888278*est