Otsing - TalTech teadusportaal

Formalization of finite state machines with data path for the verification of high-level synthesis (pealkiri)

—

—

Lisa tingimus Lihtotsing filter

Tühista

teaviku laadid

raamat ..

artikkel ajakirjas ..

artikkel ajalehes ..

artikkel kogumikus ..

dissertatsioon ..

Open Access ..

Teaduspublikatsioon ..

aasta

Toon andmeid..

Toon andmeid..

TTÜ struktuuriüksus

Toon andmeid..

Toon andmeid..

Toon andmeid..

Toon andmeid..

Toon andmeid..

Tühista

ekspordi kõik päringu tulemused (1)
Salvesta TXT fail

prindi
Märgitud kirjetega toimetamiseks ava valitud kirjed

kuva

reasta
1

artikkel kogumikus

Formalization of finite state machines with data path for the verification of high-level synthesisBorrione, Dominique; Dušina, Julia; Pierre, LaurenceXI Brasilian Symposium on Integrated Circuit Design, September 30 - October 3, 1998, Rio de Janeiro, Brazil : proceedings1998 / p. 99-102: ill https://ieeexplore.ieee.org/document/715419

artikkel kogumikus

Kirjeid leitud 1, kuvan 1 - 1