prindi

High-level combined deterministic and pseudo-exhuastive test generation for RISC processors

autor
Oyeniran, Adeboye Stephen
Ubar, Raimund-Johannes
Jenihhin, Maksim
Gürsoy, Cemil Cem
Raik, Jaan
vastutusandmed
Adeboye Stephen Oyeniran, Raimund Ubar, Maksim Jenihhin, Cemil Cem Gürsoy, Jaan Raik
allikas
2019 IEEE European Test Symposium (ETS) : proceedings
ilmumiskoht
Danvers
kirjastus/väljaandja
IEEE
ilmumisaasta
2019
leheküljed
6 p. : ill
konverentsi nimetus, aeg
2019 IEEE European Test Symposium ETS 2019, May 27 - 31, 2019
konverentsi toimumispaik
Baden Baden, Germany
leitav
https://doi.org/10.1109/ETS.2019.8791526
märksõna
mikroprotsessorid
testimine
võtmesõna
RISC processors
high-level fault model
highlevel test generation
deterministic and pseudo-exhaustive tests
control and data path tests
ISSN
1558-1780
1530-1877
ISBN
978-1-7281-1173-5
978-1-7281-1174-2
märkused
Bibliogr.: 31 ref
TTÜ struktuuriüksus
arvutisüsteemide instituut
keel
inglise
Uurimisrühm
Töökindla arvutusriistvara keskus (TARK)
Usaldusväärsete arvutisüsteemide keskus
Oyeniran, A. S., Ubar, R., Jenihhin, M., ; Gürsoy, C. C., Raik, J. High-level combined deterministic and pseudo-exhuastive test generation for RISC processors // 2019 IEEE European Test Symposium (ETS) : proceedings. Danvers : IEEE, 2019. 6 p. : ill. https://doi.org/10.1109/ETS.2019.8791526